FPGA / ASIC RTL Designer for DSP algorithms (Msc)
В архиве с 23 июня 2017
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Moscow, Владыкино, Алтуфьевское шоссе, 1к7
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Москва, Автозаводская и еще 2
Опыт от 3 до 6 лет
Доработка алгоритма дифференцируемого рендеринга 3D Gaussian Splatting. Смешивание и анализ данных с разных сенсоров в разных пространствах (2D...
Хорошее знание Python. Практический опыт реализации алгоритмов CV (не только DL): SLAM/ Surface reconstruction / других сложных алгоритмов. Хорошее знание базовых...
Ведущий разработчик алгоритмов
от 148 000 ₽Москва, Динамо
Опыт от 1 года до 3 лет
Разработка алгоритмов обработки радиолокационной информации (РЛИ) для радиолокационных станций (РЛС).
Высшее образование. Опыт в разработке алгоритмов первичной и вторичной обработки РЛИ не менее 3 лет. Опыт разработки методик проверки алгоритмических...
Преподаватель курса Java Developer / Алгоритмы
600 – 1 600 €Москва
Опыт от 3 до 6 лет
Можно из дома
Проведение онлайн лекций для групп студентов (в каждой группе до 20-25 человек) в Zoom - у нас полностью готовая программа...
Знание технологий Java Backend (Spring, SpringBoot, Spring Data, Maven, Liquibase, MySQL, Jnit 5, GitHub, Docker, Intellij Idea, Postman, Swagger), основы...
Инженер - программист ПЛИС (FPGA)
от 80 000 ₽Москва, Семеновская и еще 3
Опыт от 1 года до 3 лет
Разработка ПО для ПЛИС Xilinx (Virtex 5, 7, Ultrascale…) в Xilinx ISE и Vivado. Разработка ПО для ПЛИС Altera (Cyclone...
Образование высшее (техническое). Опыт работы по специализации 1-3 года (обязательно). Знание языков программирования System Verilog, Verilog. Умение читать электрические...
Работодатель сейчас онлайн
FPGA-разработчик
от 200 000 ₽Москва
Опыт от 1 года до 3 лет
Опыт разработки - не менее 2 лет. Знание языков Verilog/SystemVerilog. Понимание принципов оптимизации по времени, ресурсам, пропускной способности.
Опыт от 1 года до 3 лет
Писать модули VHDL/Verilog для ПЛИС (FPGA), а именно: модули управления (FSM/FSA), модули драйверов внешних интерфейсов (I2C...
Высшее техническое образование, желательно в области радиотехники/радиоэлектроники/программировании. Знание и опыт написания модулей/прошивок на языке Verilog/VHDL (плюсом...
Moscow, Владыкино, Алтуфьевское шоссе, 1к7